ارائه یک ساختار جدید از ترانزیستور دوگیتی با عایق HfO_۲ در کانال سیلیسیم-ژرمانیوم (HOSG-DG)

حامد نجفعلیزاده^۱، علی اصغر اروجی^۲ دانشکده برق و کامپیوتر دانشگاه سمنان ، najafalizadeh@semnan.ac.ir ^۲دانشکده برق و کامپیوتر دانشگاه سمنان ، aliaorouji@semnan.ac.ir

چکیده – در این مقاله یک ساختار جدید از ترانزیستور دوگیتی به نام ترانزیستور HOSG-DG ارائه شده است. در این ساختار با به کاربردن عایق *HfO*₇ در مرز ناحیه کانال و درین و همین طور استفاده از کانال سیلیسیم-ژرمانیوم منجر به بهبود ساختار در مقایسه با ساختارهای متداول دوگیتی (C-DG) شده است. ناحیه عایق *HfO*₇ به طور قابل توجهی میدان الکتریکی را در ناحیه کانال و درین کاهش می دهد. بنابراین فرآیندهای مخرب در ساختار ارائه شده نسبت به ساختار دوگیتی معمولی به دلیل کاهش اثر حاملهای داغ و همین طور کاهش اثر سد پتانسیل بدلیل درین *DIBL* پایین تر است. از طرفی برای گرفتن جریان تحریک بالاتر و تحرک پذیری بیشتر ، در ناحیه ی کانال از سیلیسیم-ژرمانیوم استفاده شده است. نتایج شبیه سازی سه بعدی با نرم افزار شبیه ساز ATLAS نشان داده شده و بدلیل کوچک بودن طول ناحیه کانال (۲۰ nm) از مدل کوانتومی استفاده شده است.

کلید واژه- اثر HCE ، ترانزیستور دوگیتی، عایق HfOr

۱– مقدمه

در سالهای اخیر با پیشرفت تکنولوژی و کوچک شدن روزافزون ترانزيستورها باعث تاثير منفى روى كاركرد آنها شده است. از جمله این مشکلات می توان به جریان تحریک، اثرات کانال کوتاه (SCE) و اثر حامل داغ (HCE) نام برد. در همین راستا تلاش برای افزایش جریان تحریک و کنترل بهتر اثرات کانال کوتاه صورت گرفت. بنابراین در ابتدا پیشرفت تکنولوژی از بدنه سیلیسیم (BULK) به سمت سیلیسیم روی عایق (SOI) پیش رفت، سپس ترانزیستورهای ماسفت از ساختارهای کلاسیک و تک گیتی به ساختارهای چند گیتی تکامل پیدا کرد [1]. استفاده از ساختار دوگیتی باعث کنترل بهتر گیت بر روی ناحيه كانال مىشود. اثرات كانال كوتاه وقتى بوجود مىآيد كه ناحیه کانال که بوسیله گیت کنترل می شود توسط خطوط میدان الکتریکی از سورس و درین تحت تاثیر قرار گیرند. از اینرو بدلیل کنترل بهتر گیت بر کانال، اثرات کانال کوتاه در ترانزیستورهای دوگیتی بسیار کاهش خواهد یافت [۲]. موارد دیگری از جمله اثر حامل داغ، تغییر ولتاژ آستانه و دمای الکترون وجود دارد که باعث تاثیر منفی بر روی افزاره میشود.

در نزدیکی درین میدان الکتریکی بسیار زیاد است که حاملها می توانند انرژی لازم را برای وارد شدن به اکسید گیت بدست آورند. بنابراین با گذشت زمان این حاملها عملکرد

دستگاه را کاهش میدهند. بنابراین برای رسیدن به ساختار مطلوب، لازم است که میدان الکتریکی را در نزدیکی درین کم کرد [۳]. HfO_{7} یک عایق با ثابت دیالکتریک بالاست (K=۲۲)، بنابراین قراردادن آن در ناحیه فعال و درین باعث کاهش میدان الکتریکی در مرز ناحیه کانال و اکسید می شود [۴]. استفاده از ماده SiGe در ناحیه کانال باعث افزایش جریان تحریک و افزایش تحرک پذیری(Mobility) می شود که از سالیان پیش به همین دلیل از این ماده استفاده شده است [۷– ۵].

در این مقاله یک ساختار جدید از ترانزیستوردوگیتی با استفاده از ماده عایق ۲HfO در مرز ناحیه کانال و درین ارائه شده است. این ساختار جدید را ترانزیستور HOSG-DG (HfOr on SiGe-DoubleGate) نامگذاری کردهایم. در مقایسه نتایج بین ترانزیستور HOSG-DG و ترانزیستور متداول دوگیتی

(C-DG) و مشاهده بهبود و کاهش اثرات مخرب می توان به این نتیجه رسید که ترانزیستور ارائه شده جایگزین مناسبی برای ترانزیستور دوگیتی متداول خواهد بود.

۲- ساختار ترانزیستور HOSG-DG و پارامترهای آن

شکل ۱ سطح مقطعی از ساختار ارائه شده را نشان میدهد که توسط نرم افزار ATLAS ترسیم شده است.



شكل ۱: تصوير سطح مقطع ترانزيستور HOSG-DG

در این شکل ماده عایق HfO_۲ بین نواحی درین و کانال و بطور یکسان برای هر الکترود گیت قرار گرفته است. طول عایق HfO_۲ برابر با ۲۰ nm و ضخامت آن ۲۰ nm میباشد.

مقادیر پارامترهای ترانزیستور HOSG-DG در جدول ۱ ذکر شده است. تمامی مقادیر پارامترها در دو افزاره C-DG و HOSG-DG برابر است تنها یک سری از مقادیر مربوط به عایق HfO₇ در افزاره ارائه شده، اضافه شده است. مقادیر پارامترهای به کاربرده شده با توجه به نقشه راه تکنولوژی نیمه هادی انتخاب شده است [۸].

تمامی شبیه سازیهای دوبعدی از ساختار مورد نظر توسط نرم افزار ATLAS انجام گرفته است [۹]. همچنین به دلیل کوچک بودن افزاره از مدل کوانتومی برای شبیه سازی دقیق استفاده شده است.

جدول ۱: پارامترهای ترانزیستور HOSG-DG	
مقدار	پارامترها
۲۰ نانومتر	طول کانال
۱ نانومتر	ضخامت اکسید گیت
۱۰۰ نانومتر	ضخامت اكسيد مدفون
۱۰ نانومتر	ضخامت ناحيه كانال
۲ نانومتر	ضخامت ناحیه عایق HfO _۲
۴ نانومتر	طول ناحیه عایق HfO _۲ در طرف کانال
۲۰ نانومتر	طول کلی ناحیه عایق HfO _۲
۲۰ ^{۱۸} ۲×۳ بر سانتی متر	میزان تزریق در ناحیه کانال
مكعب	
^{۲۰} ۱×۱۰ بر سانتی متر	میزان تزریق در سورس و درین
مكعب	
۴.۷ الکترون ولت	تابع کار گیت

۳- بحث و نتیجه گیری

شکل ۲ نمودار جریان درین یا همان جریان تحریک دو افزاره مورد نظر را برای طول گیت به اندازه nm ۲۰ نشان میدهد.

یکی از مهمترین پارامترهای افزاره جریان تحریک است و افزایش جریان تحریک بهبود در عملکرد دستگاه را در پی خواهد داشت. همان طور که در شکل مشاهده می شود ترانزیستور HOSG-DG نسبت به ترانزیستور C-DG جریان تحریک بیشتری را داراست و بهبود در عملکرد دستگاه نمایان است.



شکل ۲: نمودار جریان درین بر حسب ولتاژ درین برای ترانزیستور C-DG و HOSG-DG در V_{GS}=۰.۷۵ V

جهت تحقیق و بررسی بر روی اثر حامل داغ (HCE) از میدان الکتریکی استفاده شده است [۱۰]. کاهش میدان الکتریکی در نزدیکی مرز درین و کانال، کاهش چگالی حفره در اکسید گیت و همچنین بهبود HCE را در پی خواهد داشت.

درشکل ۳ میدان الکتریکی سطحی برای دو افزاره C-DG و HOSG-DG نمایش داده شده است. همان طور که مشاهده میشود میدان الکتریکی سطحی در افزاره HOSG-DG در فواصل قبل از محل قرار گیری عایق HfO₇ بیشتر از افزاره C-DG است. اما ثابت دی الکتریک بالای عایق HfO₇ باعث کاهش میدان الکتریکی در ادامه شده است (بر طبق معادله (۱)).

$$E_{ox} = \left(\frac{\varepsilon_{SiGe}}{\varepsilon_{ox}}\right) E_{SiGe} \tag{1}$$



شکل ۴: نمودار دمای الکترون در ناحیه کانال برای دو ترانزیستور C-DG و HOSG-DG در V_{DS}=۰.۷۵ و V_{DS}=۱.۵۷

Position in the Channel (nm)

15

20

DG-DG

HOSG-DG

25

یکی دیگر از اثرات مخربی که با کوچک شدن افزاره برای ترانزیستور مشکل ایجاد میکند اثر کاهش سد پتانسیل بدلیل درین DIBL است.

10

4500 4000

€ 3500

3000 2500 2000

1500 1000

500

0+0

5

با افزایش ولتاژ درین سد پتانسیل کاهش می یابد بنابراین جابهجایی حاملها از سورس به درین آسان تر صورت می گیرد و به ولتاژ کمتری برای جابهجایی حامل ها نیاز خواهد بود. از این رو ولتاژ آستانه کاهش خواهد یافت.

تغییر در ولتاژ آستانه یک اثر بسیار مخرب در ترانزیستورهاست. وتا جایی که امکان دارد باید این تغییرات را کاهش داد. بنابراین این برای ما مهم است که کاهش تغییرات را در سد پتانسیل را داشته باشیم زیرا این کاهش در سد پتانسیل باعث تغییر در ولتاژ آستانه می شود.

شکل ۵ پتانسیل سطحی را برای هر دو ترانزیستور C-DG و HOSG-DG در دو ولتاژ درین مختلف نشان میدهد. هر دو ترانزیستور در V_{DS}=۰.۱۵ ۷ بر روی یکدیگر منطبق شده بنابراین یک نمودار رسم شده و تغییرات هر یک از ترانزیستورها با این نمودار نشان داده شده است. شکل ۳: نمودار میدان الکتریکی سطحی در ناحیه کانال برای ترانزیستور C-DG و HOSG-DG در V_{DS}=۰.۷۵ V و V_{DS}=۱.۵ V

همانطور که مشاهده می شود در مرز ناحیه کانال و درین میدان الکتریکی سطحی افزاره HOSG-DG بسیار کمتر از افزاره C-DG است. بنابراین می توان مشاهده کرد که اثر مخرب HCE در افزاره پیشنهادی به خوبی کنترل شده است.

یکی دیگر از پارامترهای دیگری که باید مورد تحقیق و بررسی قرار گیرد دمای الکترون است. در ترانزیستورهای ماسفت n-Channel میدان الکتریکی باعث شتاب دادن به الکترونها و افزایش سرعت آنها خواهد شد و این امر باعث افزایش دما یا همان انرژی الکترون میشود. این دما میتواند به چندین هزار درجه سانتیگراد برسد. شایان ذکر است که کاهش دمای الکترون سبب بهبود در عملکرد دستگاه خواهد شد.

شکل ۴ دمای الکترون را در ناحیه کانال برای دو ترانزیستور C-DG و HOSG-DG نشان میدهد. همان طور که مشخص است دمای الکترون در ترانزیستور HOSG-DG نسبت به افزاره C-DG پایین تر است و باعث بهبود کارایی ترانزیستور ارائه شده نسبت به C-DG شده است. می توان اثرات مخربی از قبیل اثر حامل داغ (HCE) و کاهش می توان اثرات مخربی از قبیل اثر حامل داغ (HCE) و کاهش داد و سدپتانسیل بدلیل درین DIBL را در ترانزیستور کاهش داد ر بهبود در کارایی افزاره را شاهد بود. این ساختار جدید را HfOr on SiGe – DoubleGate) HOSG-DG) نامگذاری کردهایم. در مقایسه نتایج بین ترانزیستور HOSG-DG) و مشاهده بهبود و کاهش اثرات مخرب می توان به این نتیجه رسید که ترانزیستور ارائه شده جایگزین مناسبی برای ترانزیستور دوگیتی معمولی یا همان شده جایگزین مناسبی برای ترانزیستور دوگیتی معمولی یا همان C-DG خواهد بود.

مراجع

- [1] J.P. Colinge, "Multi-gate SOI MOSFETs," Microelectronic Engineering $\lambda \notin (\Upsilon \cdot \cdot \Upsilon) \Upsilon \cdot \Upsilon \cdot \Upsilon 1$.
- [Y] Jelan-Michel Sallese, Nicolas Chevillon, Christophe Lallement, "Charge-Based Modeling of Junctionless Double-Gate Field-Effect Transistors." IEEE TRANSACTIONS ON ELECTRON DEVICES (Y.)).
- [⁷] J.P. Colinge, C.A. Colinge, Physics of Semiconductor Devices, Kluwer Academic Publishers, New York, Boston, Dordrecht, London, Moscow, ^Y...^o, pp. ¹⁷o⁻Y^o.
- [^ξ] G.Duan, J.Hachtel, R.A.Reed, "Bias Dependence of Total Ionizing Dose Effects in SiGe-Sio_γ/HfO_γ PMOS FINFETs." IEEE TRANSACTION ON NUCLEAR SCIENCE (^Υ·^γ^ξ) ^Υ^Δ^γ^ξ-^{Υ^Δ^γ^Δ</sub>.}
- [°] Z. Cheng, A.J. Pitera, M.L. Lee, J. Jung, J.L. Hoyt, D.A. Antoniadis, E.A. Fitzgerald, Fully depleted strained-SOI n-and p-MOSFETs on bonded SGOI substrates and study of the SiGe/BOX interface, Electron Device Lett. IEEE Υο (Υ) (Υ···ἑ)) ἑV-)ἑ٩.
- [7] G.H. Wang, E.-H. Toh, A. Du, G.-Q. Lo, G. Samudra, Y.-C. Yeo, Strained silicon-germanium-on-insulator n-MOSFET with embedded silicon source-anddrain stressors, Electron Device Lett. IEEE Y⁴ (1) (Y··A) VV-V⁴.
- [^V] T. Tezuka, N. Sugiyama, S. Takagi, Fabrication of strained Si on an ultrathin SiGe-on-insulator virtual substrate with a high-Ge fraction, Appl. Phys. Lett. ^{v4} (¹) (^v·¹) ¹)⁴A-¹A··.
- $[\Lambda]$ International device simulation software, SILVACO TCAD, Y.V.
- [9] International technology roadmap for semiconductor. Available from <u>http://public.itrs.net/</u>
- ['`] K.P.Pradhan, P.K.Sahu, D.Singh, L.Artola, S.K.Mohapatra, "Reliability analysis of charge plasma based double material gate oxid (DMGO) SiGe-On-Insulator (SGOI) MOSFET" Superlattices and Microstructures ^{Ao} (^Y·)^o) ¹5¹-¹⁰⁰



شکل ۵: نمودار پتانسیل سطحی برای ترانزیستور HOSG-DG و C-DG در دو ولتاژ V_{DS}=۰.۱۵ V و V_{DS}=۱.۵ V

در شکل نمایان است که کاهش ولتاژ درین باعث کاهش پتانسیل سطحی در هر دو ترانزیستور شده است. اما این نیز $\Delta \Phi$ (C-DG) کمتر از ($\Delta \Phi$ (HOSG-DG) کمتر از (OG-DG) میشود و DIBL در ترانزیستور ارائه شده کمتر است. بنابراین اثر ولتاژ درین بر روی ولتاژ آستانه در ترانزیستور HOSG-DG کمتر از ترانزیستور C-DG خواهد بود.

۴- نتیجهگیری

با ارائه یک ساختار جدید از ترانزیستور دوگیتی به گونه ای که از ماده عایق HfO۲ در مرز ناحیه کانال و درین استفاده شود،