بهبود تحمل پذیری خطا با استفاده از ناحیه بندی در شبکه های روی تراشه سه بعدی
Fault tolerant improvement using partition of regions in 3D Networks On Chip
نویسندگان :
حامد دلاکی ( دانشگاه شهید باهنر کرمان ) , محسن صانعی ( دانشگاه شهید باهنر کرمان ) , ( ) , ( ) , ( ) , ( )
کليدواژه ها
الگوریتم مسیریابی، پوشش خطا، شبکه روی تراشه، ناحیه‌بندی، هسته مرکزیکد مقاله / لینک ثابت به این مقاله
برای لینک دهی به این مقاله، می توانید از لینک زیر استفاده نمایید. این لینک همیشه ثابت است :نحوه استناد به مقاله
در صورتی که می خواهید در اثر پژوهشی خود به این مقاله ارجاع دهید، به سادگی می توانید از عبارت زیر در بخش منابع و مراجع استفاده نمایید:, 1395 , بهبود تحمل پذیری خطا با استفاده از ناحیه بندی در شبکه های روی تراشه سه بعدی , بیست و چهارمین کنفرانس مهندسی برق ایران
